臺(tái)積電公布最新1.4nm工藝:相較2nm性能提升15%,功耗降低30%
Viking / 2025-12-08 12:0022017近期,臺(tái)積電在歐洲OIP論壇上公布了其A14制程——也就是1.4nm工藝,性能提升與功耗下降的相關(guān)信息。

根據(jù)臺(tái)積電的說(shuō)法,A14工藝制程將會(huì)采用第二代GAAFET技術(shù)與NanoFlex Pro標(biāo)準(zhǔn)單元架構(gòu),預(yù)計(jì)會(huì)在2017年年底啟動(dòng)風(fēng)險(xiǎn)試產(chǎn),大規(guī)模量產(chǎn)要等到2028年。
如果相較于2018年臺(tái)積電發(fā)布的7nm工藝制程,那么A14的性能在相同功耗下提升了1.83倍,功耗效率則是提升了4.2倍。
從臺(tái)積電給出的圖表可以看到,N7、N5、N3E、N2、A14這幾個(gè)工藝制程節(jié)點(diǎn)性能的提升分別是18%、17%、15%以及16%,性能的提升十分穩(wěn)定,幾乎是成一條直線。

而這幾個(gè)工藝制程的能效提升顯然更加不好控制,在N3E至N2時(shí)表現(xiàn)最差,僅有24%,不如N5、N3的能效提升來(lái)得明顯。
在論壇上,臺(tái)積電也在強(qiáng)調(diào)A14制程的功耗表現(xiàn)。臺(tái)積電表示A14制程相較于N2制程性能會(huì)依然維持在15%至18%之間,而功耗則最多可能降低30%,功耗降低會(huì)是臺(tái)積電關(guān)注的重點(diǎn)。
臺(tái)積電還透露,芯片設(shè)計(jì)師可以利用AI增強(qiáng)的Cadence Cerebrus AI Studio和Synopsys DSO.ai等自動(dòng)化設(shè)計(jì)工具探索更廣泛的優(yōu)化空間,并且自動(dòng)調(diào)整設(shè)計(jì)參數(shù)與布局,去提升芯片性能降低功耗,這可能大約節(jié)省7%的總功耗。

臺(tái)積電A14工藝制程或?qū)⑾扔芍袊?guó)臺(tái)灣新竹寶山Fab20的P3、P4工廠率先推出,產(chǎn)能目標(biāo)為每月50000片晶圓,而蘋果、英偉達(dá)、AMD或?qū)?huì)是臺(tái)積電A14的首批客戶。
臺(tái)積電公布最新1.4nm工藝:相較2nm性能提升15%,功耗降低30%






陳震慘遭全網(wǎng)禁言,因?yàn)橥刀惵┒悾?/em>






滬公網(wǎng)安備 31010702005758號(hào)
發(fā)表評(píng)論注冊(cè)|登錄